Pesquisadores do centro belga de pesquisa de semicondutores imec introduziram uma arquitetura de memória híbrida NAND-DRAM, supostamente a primeira implementação tridimensional (3D) da tecnologia de dispositivo de carga acoplada (CCD) projetada para aplicações de memória. Este desenvolvimento visa abordar o atual muro de memória na computação de inteligência artificial (IA), onde unidades de processamento como GPUs e aceleradores enfrentam atrasos devido à largura de banda de memória e eficiência energética inadequadas.
A nova arquitetura combina a velocidade e a regravabilidade da DRAM com a densidade e a eficiência normalmente associadas ao armazenamento NAND. Historicamente, a tecnologia CCD tem sido utilizada em câmeras digitais, equipamentos de vídeo e imagens científicas, mas a inovação da imec a redireciona para funções avançadas de memória.
A arquitetura CCD 3D permite o empilhamento vertical de células de memória, ao contrário da DRAM convencional, que organiza as células em um plano plano. Este arranjo vertical reduz os custos de fabricação e vazamentos, superando as limitações encontradas anteriormente com a tecnologia DRAM. O design incorpora óxido de índio, gálio e zinco (IGZO) como substituto do silício, prometendo diminuição de vazamentos e melhor retenção de dados no processo.
A Imec demonstrou velocidades de transferência de carga superiores a 4 MHz com seu protótipo, embora atualmente utilize um número limitado de camadas empilhadas. A arquitetura tem potencial de escalabilidade semelhante à tecnologia NAND, onde os chips comerciais existentes excedem 200 camadas de empilhamento.
De acordo com Maarten Rosmeulen, Diretor de Programa de Memória de Armazenamento da imec, o design da arquitetura permite acesso a dados em nível de bloco, em oposição à natureza endereçável por byte da DRAM tradicional, tornando-a mais adequada para cargas de trabalho modernas de IA. Rosmeulen afirmou que o novo dispositivo pode servir como memória buffer integrada em uma arquitetura de string 3D NAND Flash, otimizando o custo-benefício e a densidade de bits.
Espera-se que a arquitetura híbrida proporcione maior resistência e desgaste reduzido, o que pode ser benéfico para o treinamento de IA e tarefas de inferência no futuro. A Imec tem planos de posicionar a arquitetura como um dispositivo Compute Express Link (CXL) Tipo 3, facilitando conexões entre GPUs, CPUs e aceleradores – um fator importante à medida que os modelos de IA se expandem além das capacidades dos recursos de GPU locais.
Embora o protótipo apresente avanços significativos, o imec reconhece vários desafios, incluindo comportamento térmico, escalonamento da contagem de camadas e integração prática em sistemas existentes. Se estes obstáculos forem superados com sucesso, a arquitetura híbrida poderá contribuir para reduzir os custos substanciais associados à DRAM na infraestrutura de IA.
